2026年，一个由中国企业命名的定律，正在全球半导体界引发一场“巨震”。
当西方产业界还在为“摩尔定律是否走到尽头”而争论不休时，华为技术有限公司董事、半导体业务部总裁何庭波，在国际电路系统研讨会（ISCAS 2026）上发布了一个全新的技术演进方向——“韬（τ）定律”。
在芯片产业中，传统芯片技术演进的核心逻辑是将晶体管越做越小，但这条路正逼近物理和经济的双重极限。而华为此次公布的定律则是将芯片发展的关注焦点从传统的“几何空间缩微”（把晶体管做小）转向了“时间缩微”（把信号传输时间缩短），通过逻辑折叠等技术，实现半导体与电子系统的持续演进。
过去六年，华为基于这一思路设计并量产了381款芯片。今年秋季，首款完整采用逻辑折叠技术的麒麟芯片将面世。华为预计，到2031年，基于韬（τ）定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
但一个更尖锐的问题也摆在了行业面前：韬（τ）定律到底是一个真正的“新定律”，还是在技术受限下的自救营销？
“关键点并不在于韬（τ）定律是否真的成为摩尔定律层面上的一个新‘定律’。”一位业内的分析人士表示，韬（τ）定律比起替代摩尔，更重要的信号在于它首次打破了“唯制程论”的桎梏，为产业打开了另外一条可能的发展路径，虽然依旧挑战重重。
摩尔定律的替代品？
过去半个多世纪，摩尔定律驱动着半导体产业的进步。它的核心是几何缩微：每18至24个月，晶体管密度翻一番，性能提升，成本下降。但现在的半导体产业，想要继续依靠缩小尺寸换取性能提升，已经越来越难。
5月25日，何庭波在一篇署名论文《多层电子系统的时间缩微理论》中提到，在大部分历史中，半导体产业只有一件事要做：把晶体管做得更小，但在7nm之后，纯尺寸缩微的回报已经趋于平缓。掩模成本、EUV折旧和设计规则复杂性已将2nm节点的前沿芯片设计预算推至超过十亿美元。
华为提出的“韬(τ)定律”，核心本质在于不再依赖几何尺寸的缩小，而是通过在器件、电路、芯片、系统等各个层面，压缩有效常数τ来实现。
“之前几何尺度上的优化，主要是用更好的光刻机打印更高密度的电子通路加快。但是现在电子通路的宽度已经跟在上面跑的这个车差不多了，所以会出现漏电以及丢数据的情况，其实就是摩尔定律遇到瓶颈了。”华为一名内部人士对记者表示，时间尺度上的优化，举例来说就像电信号在芯片介质上的传播速度只有它在真空中的50%，但只要在材料学上有突破，换介电系数更好的材料，那么就有提升空间。
但寻求后摩尔时代下的替代方案，华为并不是第一家。此前，英伟达也在系统集成上加大投入，包括NVLink、NVSwitch、CoWoS封装、HBM集成、软件生态系统，以及机架级架构。
“3D堆叠、混合键合、光替代铜等，台积电等半导体企业其实都已经在做了。”上海财经大学特聘教授胡延平在一篇署名文章中表示，业界讨论的疑问主要集中在三点：第一点，“韬（τ）定律”是一条与众不同的新路，还是其实大家都会走的路；第二点，这是一条渐进、优化、改良的路，还是一个全新的体系；第三点，这是在换道超车，还是需要攻克更多的基本难关。
他认为，尽管已经有数学测算，但“韬（τ）定律”目前还不是严格意义上的半导体领域的发展定律，只是根据实践提炼出来的测算理论，以及对未来的系统判断和发展预期，和摩尔定律短时间内也无法相提并论。但是从制程延缓、计算架构在变、新的计算系统时空观正在形成等角度来看，“韬（τ）定律”成为定律也不是一点可能都没有。
“制程方面没有亘古不变的定律，能持续有效个十来年就不错了。AI算力需求持续井喷当前，对计算的需求不仅仅在于提高晶体管密度、提升能效比，还包括必须面向SICAS未来架构的加速演进。”胡延平表示，半导体产业的确处在发展历程的重要拐点，这个拐点必须有人发出拐弯信号，有企业做出拐弯动作。走出冯·诺伊曼架构、三进制、类脑计算、光计算、量子计算等不同方向业界都在向前走。包括华为在内的企业，不会停留在路径依赖里。
在何庭波提交的论文中，提到芯片在速度性能方面取得的相当一部分收益，并不是通过新的光刻工艺步骤获得的，而是通过在三维空间中对逻辑分布进行拓扑重组实现的，且该方向可持续。这种方式就像是“将平房升级为摩天大楼”，传统的芯片设计是2D平面的，信号在几百亿个“门限开关”（晶体管）之间穿行，但在摩天大楼中，原本需要长距离水平传输的信号，现在可以“坐电梯”垂直穿越，物理距离被急剧缩短。
这与摩尔定律有着本质不同，因为驱动技术的力量不再是制程的追赶以及单一的光刻节点的突破，而是依赖于在器件、电路、芯片、系统四个层面系统性。正是这种多维度的根本性转变，让半导体产业不得不重新审视未来的演进方向。
产业影响几何？
当游戏规则从“几何空间”变为“时间系统”时，牌桌上的玩家们也开始担心是否会面临一次残酷的洗牌。在采访中，部分人士对记者表示，这里面有机会，也有挑战。
对于行业而言，韬（τ）定律下，封装技术、新材料、互连架构、系统软件协同设计等过去被视为“配角”的领域，逐步站到了关键位置。任何一家公司，如果能在系统层级设计上实现创新，例如通过先进的3D堆叠、片间互联协议来有效压缩τ值，就有可能在性能上超越采用更先进但成本高昂制程的对手。
这无疑为具备强大系统集成能力的公司，以及国内众多初创的Chiplet和先进封装公司，打开了新的机会窗口。
“在无法获得最先进EUV和领先代工厂服务的情况下，反而让华为卸下了包袱。事实证明，不依赖最先进节点，通过系统级的时间优化，同样可以实现代际性能提升。这直接挑战了前者赖以生存的竞争优势基石。”半导体行业的一位资深人士对记者表示，靠摩尔定律成功的公司，组织架构、人才储备、技术积累和资本配置都是围绕“工艺节点”展开的，擅长的是“把一个功能做到极致”，而韬（τ）定律要求的是全栈能力。
何庭波在演讲中也在反复强调从器件到系统的协同优化，华为的“统一总线（UB）”“HiONE光互联引擎”“系统折叠”等，无一不是系统级的工程。
但也有产业链企业表现出了担忧。一位半导体上游设备相关负责人对记者表示：“目前该理论短期内产业影响有限，但若后续技术路径推进至1纳米以下制程，行业将迎来严峻挑战。”
“华为这套技术方案，是在缺失顶尖光刻机的前提下，依托架构、算法等软性技术实现性能等效对标，但该模式无法替代硬件层面的技术攻坚。”上述人士表示，国内外芯片企业发展处境差异显著，海外厂商可借力台积电、三星等先进制程资源，国内企业发展阻力更大，行业发展仍有赖于软硬件领域同步实现技术突破。
此外，理论从提出到成为产业共识，都必然伴随着巨大的风险和现实挑战。摩尔定律之所以成功，不仅仅是因为晶体管密度的提升，更是因为这些改进伴随着经济上可扩展的制造工艺。韬（τ）定律目前更像是一个卓越的系统工程学原则，但尚未被证明是一条通用的、普适的经济学法则。当需要大规模量产数百万乃至数千万颗芯片，并承受消费级市场的成本压力时，τ缩微的经济账是否能算得过来，仍是巨大未知数。
“韬（τ）定律意味着难度系数在一定程度上更大了。”胡延平表示，设备、制程、工艺、良率乃至散热以及EDA等基础层面的挑战与自我挑战并存。这一定律不是遥遥领先式的官宣，而是对打法的一次融合提炼，对未来的一次勇敢预期，对体系的一次全面拓新。
不过，在他看来，先进制程正在变成“不是唯一”，且制程本身在放缓，从时间角度给了国产芯片、新的计算体系以创新空间。
尽管前路漫漫，荆棘密布，但华为也在用自身的案例来说明这一定律的可行性。何庭波在论文中给出了一组数据，2020年5月至2026年5月期间，华为半导体设计并量产了381颗芯片，服务于移动、AI、汽车、工业和基础设施市场。在整个产品组合中，τ缩微论点经受住了考验。2029年，CPU性能核心频率预计将迈向4GHz及以上，麒麟SoC效率预计在三到五年内在典型使用下将提升1倍以上，AI硬件集成度预计到2035年将增长100倍以上。
她表示，“韬（τ）定律”正在向行业战略家和资本配置者表明，下一笔投资应跟随τ而非节点，产品竞争力不再完全依赖顶尖光刻工艺，芯片封装、内存带宽、互联架构的战略地位，已比肩昔日先进逻辑制程。
对于在成长过程中将“摩尔定律”等同于“进步”的一代工程师而言，这是一个困难的转变。“几何时代事实上已经结束，否认这一事实不是可行的策略。通过缩微实现加速的时代正在让位于通过多层电子系统的τ优化实现加速的时代。”何庭波说。
她在论文的最后对产业界发出了号召，并表示未来六至十年，以τ作为核心研发目标的企业、科研团队与产业生态，将主导后续十年的计算产业发展格局。
“未来十年技术发展框架已然清晰，仍存在诸多待解难题，仅凭单一企业无法攻克。工具链、行业标准、性能基准、器件物理、商业模型等领域，都需要全行业协同共创。”何庭波说。
万联配资提示：文章来自网络，不代表本站观点。
热点资讯
